Consommation d'énergie dans les systèmes reconfigurables

Journée Thématique dans le cadre du cycle thématique "Risques, Société et Sécurité" (R2S)

06.12.2017

L'objectif de cette journée est de réunir les communautés académique et industrielle autour de la problématique de la consommation d'énergie dans les systèmes reconfigurables (FPGA, FPAA) et de dresser un état de l’art des nouvelles techniques, outils et plateformes permettant de concevoir des systèmes efficaces en énergie. Un bilan sur les plateformes existantes dédiées à la consommation d'énergie sera effectué dans l'objectif de mutualiser les différentes initiatives à l'échelle nationale.

Image d'une puce électronique

Date : 6 décembre 2017
LieuMaison Internationale de la Recherche
Public : ouvert à toute personne intéressée par la thématique "Risques et Sécurité"
Inscriptions closes

Présentation du sujet

Ces dernières années, les systèmes embarqués n’ont cessé d’évoluer pour satisfaire un haut niveau de performance tout en cherchant à améliorer l’autonomie et la consommation d’énergie. Leur complexité croissante a conduit à des solutions généralement peu efficaces en énergie. Aujourd’hui, les systèmes reconfigurables (FPGA, FPAA) semblent être une solution adaptée pour le développement rapide et faible coût de systèmes complexes et flexibles. Néanmoins, la consommation énergétique reste un verrou majeur pour de nombreux domaines d’applications comme les télécommunications, la sécurité, la santé, l’internet des objets, etc. De nouvelles stratégies doivent alors être imaginées afin de mieux prendre en compte les aspects énergétiques au plus tôt dans le flot de conception.

Cette journée thématique a un double objectif : réunir des acteurs des mondes industriel et académique (chercheurs et étudiants) afin d’échanger autour de la problématique énergétique dans les systèmes reconfigurables et dresser un état de l’art des nouvelles techniques, outils et plateformes permettant de concevoir des systèmes efficaces en énergie.

Programme

9h00  - 10h00  : Accueil des participants - Café
10h00 - 10h15  : Ouverture de la journée
10h15 - 10h45 : Keynote 1 : " 5G: are we going to deliver what we promised ? ", Mérouane Debbah - Professeur d'Université à Central-Supelec, Vice-President de Huawei France R&D.
10h50 - 11h20 : Keynote 2 : "Techniques d'optimisation de la consommation pour les circuits FPGAs - Xilinx", Ludovic Aubel, Strategic Applications Engineer, Xilinx.
11h25 - 11h55 : Keynote 3 : "Power Consumption Analysis and Hardware Security", A. Tisserand - Directeur de recherche CNRS au Lab-STICC.
12h00 - 13h30 : Cocktail Déjeunatoire
13h30 - 14h00 : Keynote 4 : "Open People Platform", Eric Senn, Maître de conférences - HDR - Lab-STICC, Université de Bretagne Sud.
14h05 - 14h35 : Keynote 5 : "FoRTReSS: a flow for design space exploration of partially reconfigurable systems", S. Bilavarn, Maître de conférences - LEAT - Université de Nice Sophia Antipolis.
14h40 - 15h10 : Keynote 6 : "ViPar : Design space exploration for parallel reconfigurable architectures", Rabie BenAtitallah, Professeur d'Université - LAMIH - Université de Valenciennes.
15h15 - 15h30 : Pause café
15h30 - 16h00 : Session Poster
16h00 - 16h30 : Table ronde et Discussions
16h30 - 17h00 : Bilan et clôture de la journée

Pour en savoir plus sur les interventions

Pour tout renseignement, contactez l'organisateur : Jordane Lorandel (jordane.lorandel @ u-cergy.fr), Maître de Conférence, Université Paris-Seine, Université de Cergy-Pontoise, ENSEA, UMR 8051 CNRS, Laboratoire ETIS - Equipe ASTRE
Laboratoires de l'UCP impliqués dans l'organisation de cette conférence : ETIS
Financeurs : Institut d'études avancées de l'université de Cergy-Pontoise